eda課程設計--十進制加法計數器

1、<p>　　課 程 設 計 說 明 書</p><p>　　題目： 十進制加法計數器 </p><p>　　學院（系）： 電氣工程學院 </p><p>　　年級專業(yè)： </p><p>　　學 號： </p><p>　　學生姓名：

2、 </p><p>　　指導教師： </p><p>　　教師職稱： </p><p>　　課程設計（論文）任務書</p><p>　　院（系）：電氣工程學院 基層教學單位：電子實驗中心 </p><p

3、>　　說明：此表一式四份，學生、指導教師、基層教學單位、系部各一份。</p><p><b>　　目 錄</b></p><p>　　第1章 摘要…………………………………………………………………………………4</p><p>　　第2章 十進制加法器設計說明……………………………………………………………5 </p>

4、<p>　　2.1 設計思路………………………………………………………………………………5</p><p>　　2.2 流程圖…………………………………………………………………………………5</p><p>　　2.3 模塊介紹………………………………………………………………………………6</p><p>　　2.4 真值表…………………………

5、………………………………………………………6</p><p>　　第3章 原理圖分析 ………………………………………………………………………11</p><p>　　3.1 整體原理圖 …………………………………………………………………………11</p><p>　　3.2 輸入轉換部分設計 …………………………………………………………………12</p&

6、gt;<p>　　3.3 蜂鳴器部分 …………………………………………………………………………12</p><p>　　3.4 加法器部分 …………………………………………………………………………13</p><p>　　3.5 B-BCD（二進制轉換為BCD碼）……………………………………………………13</p><p>　　3.6 動態(tài)數碼

7、管部分 ……………………………………………………………………14</p><p>　　第4章 波形仿真圖及結果分析 …………………………………………………………16</p><p>　　第5章 管腳鎖定及硬件連線 ……………………………………………………………21</p><p>　　第6章 總結 ………………………………………………………………………………2

8、2</p><p>　　參考文獻 ……………………………………………………………………………………23</p><p>　　燕山大學評審意見表 ………………………………………………………………………24</p><p><b>　　摘 要</b></p><p>　　十進制加法器可由BCD碼(二－十進制碼)來設計,

9、它可以在二進制加法器的基礎上加上適當的“校正”邏輯來實現,該校正邏輯可將二進制的“和”改變成所要求的十進制格式。n位BCD碼行波式進位加法器由n級組成,每一級將一對4位的BCD數字相加,并通過一位進位線與其相鄰級連接。在十進制運算時,當相加二數之和大于9時,便產生進位。用BCD碼完成十進制數運算時,當和數大于9時,必須對和數進行加6修正，由加法器和比較器完成功能的實現。加法器的加數和被加數若大9則蜂鳴器警報5秒，數碼管顯示為0，由比較器

10、和計數器控制。動態(tài)數碼管由計數器、數據選擇器、譯碼器完成顯示功能。</p><p>　　關鍵詞：十進制加法器、動態(tài)數碼管顯示、蜂鳴器警報</p><p>　　第二章 十進制加法器設計說明</p><p><b>　　2.1 設計思路</b></p><p>　　根據項目要求設計的十進制加法器有兩個輸入，及加數和被加數

11、，分別是用四個撥碼開關表示的四位二進制數，即輸入的范圍為0到15；有一個輸出，即兩個加數相加的結果。加數、被加數和結果都需要顯示在動態(tài)數碼管上，并且，加數或被加數若大于9，則蜂鳴器報警5秒鐘，且顯示為0.</p><p>　　根據要求，設計加數和被加數的合法范圍為0到9，故當輸入的加數大于9的時候需要將其統(tǒng)一變換成0。這里我們使用7485四位數字比較器和相應的組合邏輯電路，將輸入的加數和1001B（即9）做比較，

12、如果其小于9，就輸出原數作為加數；如果其大于9，就輸出0000B（即0）作為新的加數。</p><p>　　處理過的加數、被加數分別接入74283四位超前進位加法器的各個引腳，相加后的四位輸出結果SUM1-SUM4連同進位輸出cout，是一個五位的二進制數，cout是其高位。輸出的五位二進制數需要轉換成為八位BCD碼才能顯示，故需要添加轉換環(huán)節(jié)。使用一片7485比較器和一片74283四位超前進位加法器即可實現從五

13、位二進制數到五位BCD碼的轉換。</p><p>　　加數、被加數和運算結果，通過由十進制加法計數器74160接成的4進制加法計數器的循環(huán)與兩片雙四選一數據選擇器74153的控制，分時輸出數值，經過BCD七段譯碼器7448譯碼即可接入動態(tài)數碼管進行顯示，動態(tài)數碼管的片選也由同一四進制加法計數器控制，實現數據的顯示。</p><p><b>　　2.2 流程圖</b>&

14、lt;/p><p><b>　　2.3 模塊介紹</b></p><p>　　1、輸入轉換部分：利用兩片7485和相應的組合邏輯電路，將輸入的加數通過7485和9做比較，如果加數小于等于9，即從或門輸出一個高電平1和輸入加數的各個位相與，即輸入各位不變；如果加數大于9，即從或門輸出一個低電平0和輸入加數的各個位想與，相與后各位都為0，即實現了當輸入加數、被加數大于9時統(tǒng)一

15、按作0處理。</p><p>　　2、蜂鳴器部分：利用十進制加法器74160進行計時，若設置時鐘脈沖信號周期為一秒，則循環(huán)0000、0001、0010、0011、1000五個狀態(tài)，在1001暫態(tài)停止，及實現了5秒定時功能。定時器輸入部分由兩7458 AGBO引線加或門控制ENT/ENP使能端何時工作。輸出部分通過一定邏輯門電路控制輸出端口，從而控制蜂鳴器工作與否。</p><p>　　3、

16、加法器部分：將得到兩個處理后的數的各位依次接入74283的各個引腳，就可以在74283的輸出端得到相加后的結果，其中SUM1-SUM4連同進位信號cout共同構成一個五位二進制數， cout是高位。</p><p>　　4、B-BCD（二進制轉換為BCD碼）：我們通過一片7485和一片74283來實現這個功能。觀察二進制轉換到BCD碼的真值表，可以發(fā)現兩者的最后一位是完全相等的（真值表加黑部分），故可以直接將結果

17、的最后一位直接作為得數的最低位進行輸出。當結果不大于9時（對于前四位是不大于4時），前四位是完全相等的；大于9時，對前四位來說，二進制數與BCD碼總是相差0011B（即3）。</p><p>　　我們利用一片7485、一片74283和相應的邏輯電路實現轉換的功能。在得到得數后，將其最低位直接作為最低位輸出，而將高四位分別接入一個7485的各個引腳，將其與4做比較，當其小于等于4時，或門輸出一個低電平信號0輸入74

18、283的B1、B2位，和二進制結果的前四位相加（即加上0000B），結果不變；當其大于4時，或門輸出一個高電平信號1輸入74283的B1、B2位，和二進制結果的前四位相加（即加上0011B），即可得到相應的BCD碼。</p><p>　　5、動態(tài)數碼管部分：通過一片十進制加法器74160，兩片雙四選一數據選擇器74153和一片BCD七段譯碼器7448完成控制。74160的作用是對數據選擇器和動態(tài)數碼管進行選擇，7

19、4160輸出端QA、QB加與非門連接到LDN端，完成四進制循環(huán)，QA、QB、QC分別連接動態(tài)數碼管的片選端SS0、SS1、SS2，進行片選。74153片選信號由74160輸出端QA、QB控制，對應連接；數據輸入部分0端接加數各引腳，1端接被加數各引腳，2端由高到低分別接0、0、0、sum4，3端分別接第二片74283的輸出低三位和第一片74283最低位；輸出部分第一片74153 Y1、Y2，第二片74153 Y1、Y2分別接7884譯碼

20、器輸入端。譯碼器7448輸出端a、b、c、d、e、f、g對應連接8個共陰數碼管的并行段位引線輸入信號端，完成動態(tài)數碼管的顯示。</p><p><b>　　2.4 真值表</b></p><p>　?。?）、B-BCD轉換真值表</p><p>　?。?）、四位二進制加法真值表</p><p>　?。?）、各芯片真值表&

21、lt;/p><p>　?、貰CD七段譯碼器7448真值表</p><p>　?、谒奈粩底直容^器7485真值表</p><p>　?、垭p四選一數據選擇器74153真值表</p><p>　?、苁M制加法計數器74160真值表</p><p>　　⑤四位超前進位全加器74283真值表</p><p>&

22、lt;b>　　第三章 原理圖分析</b></p><p><b>　　3．1 整體原理圖</b></p><p>　　3.2 輸入轉換部分設計</p><p>　　輸入A、B的控制完全相同?？刂圃韴D如下所示。</p><p><b>　　3.3、蜂鳴器部分</b></p&

23、gt;<p><b>　　3．4、加法器部分</b></p><p>　　3.5、B-BCD（二進制轉換為BCD碼）</p><p>　　3.6、動態(tài)數碼管部分</p><p>　　譯碼器7448輸出端a、b、c、d、e、f、g對應連接8個共陰數碼管的并行段位引線輸入信號端，完成動態(tài)數碼管的顯示。</p><p

24、>　　第4章 波形仿真圖及結果分析</p><p>　　4.1、9+8=17</p><p>　　分析：加數A為1001B（十進制數為9），被加數為1000B（十進制數為8）。相加結果數碼管顯示為17。其中，l3 l2 l1表示數碼管片選：000時顯示加數9,001時顯示被加數8,010時顯示結果高位1,011時顯示結果地位7，循環(huán)顯示。由于加數和被加數均在合法范圍（小于等于9），

25、所以蜂鳴器一直為低電平，不發(fā)生警報。</p><p><b>　　4.2、7+2=9</b></p><p>　　分析：加數A為0111B（十進制數為7），被加數為0010B（十進制數為2）。相加結果數碼管顯示為9。其中，l3 l2 l1表示數碼管片選：000時顯示加數7,001時顯示被加數2,010時顯示結果高位0,011時顯示結果地位9，循環(huán)顯示。由于加數和被加數

26、均在合法范圍（小于等于9），所以蜂鳴器一直為低電平，不發(fā)生警報。</p><p><b>　　4.3、8+0=8</b></p><p>　　分析：加數A為1000B（十進制數為8），被加數為0000B（十進制數為0）。相加結果數碼管顯示為8。其中，l3 l2 l1表示數碼管片選：000時顯示加數8,001時顯示被加數0,010時顯示結果高位0,011時顯示結果地位8

27、，循環(huán)顯示。由于加數和被加數均在合法范圍（小于等于9），所以蜂鳴器一直為低電平，不發(fā)生警報。</p><p>　　4.4、7+12=7</p><p>　　分析：加數A為0111B（十進制數為7），被加數為1100B（十進制數為12）。相加結果數碼管顯示為7,因為1100B為大于9非法數字，計算時記為0。其中，l3 l2 l1表示數碼管片選：000時顯示加數7,001時顯示被加數0,010

28、時顯示結果高位0,011時顯示結果地位7，循環(huán)顯示。由于被加數不在在合法范圍（大于9），所以蜂鳴器五個周期為高電平，每周期一秒，發(fā)生五秒警報。</p><p><b>　　4.5、0+4=4</b></p><p>　　分析：加數A為0000B（十進制數為0），被加數為0100B（十進制數為4），相加結果數碼管顯示為4。其中，l3 l2 l1表示數碼管片選：000時顯

29、示加數0,001時顯示被加數4,010時顯示結果高位0,011時顯示結果地位4，循環(huán)顯示。由于加數和被加數均在合法范圍（小于等于9），所以蜂鳴器一直為低電平，不發(fā)生警報。</p><p>　　4.6、8+12=8</p><p>　　分析：加數A為1000B（十進制數為8），被加數為1100B（十進制數為12），相加結果數碼管顯示為8,因為1100B為大于9非法數字，計算時記為0。其中，l

30、3 l2 l1表示數碼管片選：000時顯示加數,8,001時顯示被加數0,010時顯示結果高位0,011時顯示結果地位8，循環(huán)顯示。由于被加數不在在合法范圍（大于9），所以蜂鳴器五秒為高電平，發(fā)生五秒警報，第二次警報正常，可重啟動。</p><p>　　4.7、8+8=16</p><p>　　分析：加數A為1000B（十進制數為8），被加數為1000B（十進制數為8），相加結果數碼管顯示

31、為16。其中，l3 l2 l1表示數碼管片選：000時顯示加數8,001時顯示被加數8,010時顯示結果高位1,011時顯示結果地位6，循環(huán)顯示。由于加數和被加數均在合法范圍（小于等于9），所以蜂鳴器一直為低電平，不發(fā)生警報。</p><p>　　第5章 管腳鎖定及硬件連線</p><p><b>　　管腳鎖定</b></p><p><

32、;b>　　第6章 總結</b></p><p>　　本次EDA（Electric Design Automation)課程設計，是我第一次深入接觸電路設計和工程設計的內容。作為一個測控專業(yè)的學生，我在過去的兩年半中學習了專業(yè)的各方面知識，包括電路原理、模擬電路、數字電路等等，而這周的EDA課設，將我們學過的各方面電學知識和現代電路設計方法結合起來，應用計算機軟件進行課題項目設計，不單夯實了我們

33、的理論知識和對數字電路的理解，更極大的鍛煉了我們實際動腦、動手能力。</p><p>　　我的設計題目是十進制加法計數器，通過撥碼開關輸入兩個十以內的數（大于9的時候按0處理），將輸入的數通過動態(tài)數碼管顯示，相加后的結果也通過兩個動態(tài)數碼管顯示出來。在輸入非法數字時，蜂鳴器發(fā)生五秒警報。該設計具有實際意義，它包含了從教材上截取的精華，比如比較器與9比較，四位二進制全進位加法器實現兩位數加法計算，二進制數字向BCD

34、碼的轉換。</p><p>　　在這一周的設計過程中，我遇到了很多的問題，比如，蜂鳴器的定時，要求五秒警報，能在啟動；比如，動態(tài)數碼管的顯示過程。本設計題目并沒有我最初想象的那么簡單，在一步步的設計進程中，我遇到了問題，學會了自己解決問題，收獲頗多。很多問題在課本教材的學習過程中沒遇到過，實際的動手設計很重要，可以鍛煉的更多，收獲的更多。</p><p>　　通過一周課程設計，我受益良多。

35、在老師的指導下，我學會了軟件MAX+plus II 10.2 BASELINE的基礎使用方法，初步了解了電氣設計的過程，接觸了工程設計的概念。在這一周的時間里，我獨立進行思考，設計電路，調試波形……這次課設讓我在實際中真正地運用了在課本中學到的東西，既加深理論知識的理解，又鍛煉了自己的動手能力，感謝老師一周的耐心講解和幫助。</p><p><b>　　參考文獻</b></p>