基于IEEE Std 1500的SoC混合信號(hào)測(cè)試技術(shù)研究.pdf

1、目前,系統(tǒng)芯片(SoC)的設(shè)計(jì)是由嵌入式IP核組成。其中,嵌入式IP核包含有數(shù)字IP核、模擬IP核及數(shù)?；旌螴P核。在數(shù)?；旌螴P核中不僅有數(shù)字信號(hào)而且有模擬信號(hào)及數(shù)模混合信號(hào)。因此,要測(cè)試數(shù)模混合 IP核必須測(cè)試這三種信號(hào),可是模擬信號(hào)和數(shù)?；旌闲盘?hào)測(cè)試,都是當(dāng)前亟待解決的測(cè)試難題。
　　對(duì)數(shù)?；旌闲盘?hào)的測(cè)試,采用邊界掃描和內(nèi)建自測(cè)試技術(shù)已有相關(guān)的研究。在對(duì)已有的測(cè)試混合信號(hào)的方法進(jìn)行深入研究后,本文設(shè)計(jì)了基于IEEE Std1

2、500的數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器測(cè)試殼,并對(duì)外殼的旁路寄存器模塊、邊界寄存器模塊、指令寄存器模塊和Wrapper接口單元進(jìn)行了相關(guān)的改進(jìn),使所設(shè)計(jì)的測(cè)試殼,能夠?qū)崿F(xiàn)對(duì)數(shù)字核以及數(shù)?；旌虾颂峁y(cè)試數(shù)據(jù)的端口。最后結(jié)合已嵌入的 ADC和 DAC模塊,設(shè)計(jì)了相應(yīng)的控制器模塊,組成完整的測(cè)試系統(tǒng),它支持串行測(cè)試和并行測(cè)試,而且輸入的測(cè)試數(shù)據(jù)可以用于測(cè)試數(shù)字電路和模擬電路,從而達(dá)到對(duì)數(shù)?；旌想娐愤M(jìn)行測(cè)試的要求。
　　通過(guò)在Quartus II