MAPS讀出電子學(xué)系統(tǒng)的研制.pdf

1、北京譜儀 III是改進(jìn)后的北京正負(fù)電子對(duì)撞機(jī)（BEPCII）上的大型探測(cè)器，由于其內(nèi)徑跡室部分目前老化情況比較嚴(yán)重，需要預(yù)研下一代內(nèi)徑跡室的技術(shù)方案。為此，高能物理研究所實(shí)驗(yàn)物理中心探測(cè)器、電子學(xué)、數(shù)據(jù)獲取和物理軟件組人員聯(lián)合山東大學(xué)在2012年申請(qǐng)了國(guó)家自然科學(xué)基金大科學(xué)裝置聯(lián)合基金，獲準(zhǔn)開(kāi)展“北京譜儀Ⅲ主漂移室內(nèi)室改進(jìn)的 MAPS探測(cè)技術(shù)研究”，其中電子學(xué)系統(tǒng)的研究是該項(xiàng)目的子課題。
　　電子學(xué)系統(tǒng)根據(jù)MAPS（Monolit

2、hic Active Pixel Sensor，簡(jiǎn)稱 MAPS）項(xiàng)目需求，需要實(shí)現(xiàn)1/10內(nèi)室模型的研制。考慮探測(cè)器芯片的信號(hào)特征以及項(xiàng)目數(shù)據(jù)傳輸?shù)男枨?，需設(shè)計(jì)芯片的數(shù)據(jù)讀出、處理相關(guān)電路以及編寫相關(guān)FPGA固件程序并進(jìn)行測(cè)試。
　　電子學(xué)系統(tǒng)包括兩級(jí)電路。第一級(jí)為L(zhǎng)adder級(jí)，該級(jí)電路將10個(gè)探測(cè)器芯片作為一個(gè)單元模塊，在軟板進(jìn)行打線并將信號(hào)引出，傳輸至后端電路；第二級(jí)為前端控制板，該級(jí)電路作為數(shù)據(jù)數(shù)據(jù)處理的主要部分，需要負(fù)責(zé)

3、DAQ、探測(cè)器與電子學(xué)的互相通信。包括配置信息的加載，控制信號(hào)的實(shí)現(xiàn)，Ladder采樣數(shù)據(jù)的傳輸與處理。同時(shí)電源供電電路針對(duì)信號(hào)的特點(diǎn)對(duì)所有模塊供電并進(jìn)行監(jiān)測(cè)。
　　程序控制實(shí)現(xiàn)的主要功能是電子學(xué)系統(tǒng)的控制與數(shù)據(jù)的傳輸處理。其中包括 JTAG（Joint Test Action Group；聯(lián)合測(cè)試工作組）協(xié)議對(duì)芯片配置信息的加載，數(shù)據(jù)的處理， TCP/IP網(wǎng)絡(luò)通信協(xié)議的編寫。設(shè)計(jì)中靈活利用 FPGA中的豐富邏輯資源進(jìn)行數(shù)據(jù)的處理