MAPS讀出電子學系統(tǒng)的研制.pdf

1、北京譜儀 III是改進后的北京正負電子對撞機（BEPCII）上的大型探測器，由于其內(nèi)徑跡室部分目前老化情況比較嚴重，需要預研下一代內(nèi)徑跡室的技術(shù)方案。為此，高能物理研究所實驗物理中心探測器、電子學、數(shù)據(jù)獲取和物理軟件組人員聯(lián)合山東大學在2012年申請了國家自然科學基金大科學裝置聯(lián)合基金，獲準開展“北京譜儀Ⅲ主漂移室內(nèi)室改進的 MAPS探測技術(shù)研究”，其中電子學系統(tǒng)的研究是該項目的子課題。
　　電子學系統(tǒng)根據(jù)MAPS（Monolit

2、hic Active Pixel Sensor，簡稱 MAPS）項目需求，需要實現(xiàn)1/10內(nèi)室模型的研制?？紤]探測器芯片的信號特征以及項目數(shù)據(jù)傳輸?shù)男枨螅柙O(shè)計芯片的數(shù)據(jù)讀出、處理相關(guān)電路以及編寫相關(guān)FPGA固件程序并進行測試。
　　電子學系統(tǒng)包括兩級電路。第一級為Ladder級，該級電路將10個探測器芯片作為一個單元模塊，在軟板進行打線并將信號引出，傳輸至后端電路；第二級為前端控制板，該級電路作為數(shù)據(jù)數(shù)據(jù)處理的主要部分，需要負責

3、DAQ、探測器與電子學的互相通信。包括配置信息的加載，控制信號的實現(xiàn)，Ladder采樣數(shù)據(jù)的傳輸與處理。同時電源供電電路針對信號的特點對所有模塊供電并進行監(jiān)測。
　　程序控制實現(xiàn)的主要功能是電子學系統(tǒng)的控制與數(shù)據(jù)的傳輸處理。其中包括 JTAG（Joint Test Action Group；聯(lián)合測試工作組）協(xié)議對芯片配置信息的加載，數(shù)據(jù)的處理， TCP/IP網(wǎng)絡(luò)通信協(xié)議的編寫。設(shè)計中靈活利用 FPGA中的豐富邏輯資源進行數(shù)據(jù)的處理