阻變存儲(chǔ)陣列測(cè)量系統(tǒng)研究與實(shí)現(xiàn).pdf

1、隨著半導(dǎo)體技術(shù)的發(fā)展，目前基于電荷存儲(chǔ)機(jī)制的非易失性存儲(chǔ)器因?yàn)槌叽缈s小帶來(lái)的漏電荷問(wèn)題越來(lái)越嚴(yán)重，傳統(tǒng)采用縮小尺寸方法提高存儲(chǔ)密度的操作變得越來(lái)越困難。人們急需通過(guò)尋找新材料、設(shè)計(jì)新結(jié)構(gòu)等方法來(lái)提高存儲(chǔ)器性能，而阻變存儲(chǔ)器具有結(jié)構(gòu)簡(jiǎn)單、操作電壓低、擦寫(xiě)/編程速度高以及與傳統(tǒng)CMOS工藝兼容等優(yōu)點(diǎn)，存儲(chǔ)潛力大，有望取代現(xiàn)有閃存成為下一代非易失性存儲(chǔ)器。近年來(lái)科研人員加快了對(duì)阻變存儲(chǔ)器研究步伐，ITRS預(yù)測(cè)RRAM在2020年可能達(dá)到量產(chǎn)，

2、但目前通用的測(cè)試系統(tǒng)中并沒(méi)有專(zhuān)門(mén)針對(duì)阻變存儲(chǔ)器的測(cè)量系統(tǒng)，所以研發(fā)相關(guān)的測(cè)量系統(tǒng)迫在眉睫。
　　由于RRAM研究尚不夠成熟，器件均一性和耐受性差，所以其測(cè)量方法比較特別，既需要直流掃描測(cè)量，也需要脈沖測(cè)量，而現(xiàn)有通用設(shè)備一般只能用于直流掃描測(cè)試，測(cè)量精度高但掃描時(shí)間不確定，很容易對(duì)器件造成損傷，因此無(wú)法滿(mǎn)足RRAM性能測(cè)試的全部要求。本課題在研究了相關(guān)的阻變存儲(chǔ)器工作原理和測(cè)量特性的基礎(chǔ)上，主要針對(duì)現(xiàn)有通用半導(dǎo)體測(cè)試設(shè)備用于阻變存

3、儲(chǔ)器測(cè)試的不足之處，設(shè)計(jì)一套用于阻變存儲(chǔ)器陣列測(cè)試的測(cè)量系統(tǒng)。并且結(jié)合阻變存儲(chǔ)器測(cè)量原理總結(jié)了針對(duì)RRAM的高速脈沖測(cè)量方法和脈沖幅度漸高式操作方式，設(shè)計(jì)了相關(guān)測(cè)量方案，完成了測(cè)量系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。最后利用測(cè)量系統(tǒng)進(jìn)行了相應(yīng)的阻變存儲(chǔ)器芯片測(cè)試，驗(yàn)證了系統(tǒng)的可行性和實(shí)用性。
　　主要工作包括分析測(cè)量需求，總結(jié)測(cè)量方法，設(shè)計(jì)測(cè)量方案;設(shè)計(jì)FPGA下位機(jī)功能程序;完成系統(tǒng)各模塊電路原理圖設(shè)計(jì)及相關(guān)PCB設(shè)計(jì)和電路調(diào)試、優(yōu)化;設(shè)計(jì)測(cè)量方