多位量化Sigma-Delta模數(shù)轉(zhuǎn)換器的設(shè)計.pdf_第1頁
已閱讀1頁,還剩79頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、隨著MEMS陀螺數(shù)字化,智能化的未來需求,對數(shù)字陀螺接口電路的研究成為了熱門,特別是對于接口電路中模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)的研究設(shè)計。本論文介紹了多位量化Sigma-Delta ADC的結(jié)構(gòu)和性能參數(shù),然后介紹了Sigma-Delta調(diào)制器的工作原理,并對比了一位量化和多位量化之間的優(yōu)劣,根據(jù)設(shè)計指標確定了3階3位量化全前饋結(jié)構(gòu) Sigma-Delta調(diào)制器。論文對Sigma-Delta調(diào)制器的非理想因素進行了Simu

2、link模型的建立,并對非理想因素進行了分析。最后在晶體管級對Sigma-Delta調(diào)制器進行了仿真,并對仿真結(jié)果進行了分析。
  在Matlab中Simulink環(huán)境下首先對Sigma-Delta調(diào)制器進行了行為級的設(shè)計與仿真。理想情況下,10MHz采樣頻率,128倍過采樣率,Sigma-Delta調(diào)制器系統(tǒng)信噪比為125.4dB,有效位數(shù)達到了20.53。之后考慮了調(diào)制器系統(tǒng)的非理想因素,主要對積分器建立誤差、運算放大器有限增

3、益、開關(guān)非線性、KT/C噪聲和運算放大器噪聲進行了分析與模型的建立??紤]到由于多位量化導致反饋DAC電容失配引入的非線性,采用了Mathwork提供的DataWeightedAveraging(DWA)行為級模型,對這種抑制非線性的算法進行了行為級的仿真,在考慮所有非理想因素以及1%電容失配的情況,系統(tǒng)諧波失真小于100dB,有效位數(shù)是16位,符合設(shè)計要求。
  電路設(shè)計的時候需要重點考慮第一級積分器運算放大器的設(shè)計,以及第一級引

4、入的噪聲。采用4輸入比較器組成的Flash多位量化器能夠有效降低功耗。開關(guān)的設(shè)計需要重點關(guān)注開關(guān)電阻的大小以及電阻非線性的問題,避免由于開關(guān)非線性導致的系統(tǒng)諧波失真過大。最后整個調(diào)制器電路在CSMC0.5um工藝,在Cadence中,加入0.5%電容失配,對采用DWA算法的調(diào)制器進行了仿真,并對仿真結(jié)果進行了分析,結(jié)果顯示在采用DWA算法,調(diào)制器噪底低于-120dB,系統(tǒng)信噪比達到了112dB,諧波失真小于-120dB。
  最后

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論