倒裝芯片封裝對mems器件性能的影響

1、H I PP A C K A G I N G o N P E R F o R M A N C E o FM E M S D E V I C E SA D i s s e r t a t i o nS u b m i t t e d t oS o u t h e a s t U n i v e r s i t yF o r t h e A c a d e m i cD e g r e e o f M a s t e r o f E n g

2、 i n e e r i n gB YW E I S o n g —s h e n gS u p e r v i s e d b yP r o f ．T A N G J i e ·y i n gS c h o o lo f E l e c t r o n i cS c i e n c e a n d E n g i n e e r i n gS o u t h e a s t U n i v e r s i t yJ a n

3、u a r y 2 0 1 0摘要封裝與可靠性已成為M E M S 技術產業(yè)化的瓶頸?，F(xiàn)在許多M E M S 產品的封裝還停留在沿用老的I c封裝工藝的階段，但是由于M E M S 封裝要求的特殊性，傳統(tǒng)的封裝形式已不能滿足需要。倒裝芯片封裝，作為一種先進封裝的代表性技術，在M E M S 領域中有廣泛的應用前景。但是目前，M E M S 倒裝芯片技術還大多數(shù)局限于實驗室的開發(fā)試驗階段。其中一個關鍵問題就在于M E M S 器件性能受封

4、裝效應的影響尤為明顯。因此，研究M E M S 的倒裝芯片封裝技術及其相關的可靠性問題變得非常重要。本文主要關注M E M S 倒裝芯片封裝設計的相關可靠性問題。通常，由于封裝體中不同材料間的熱失配效應，封裝工藝過程和環(huán)境溫度載荷會引起芯片表面的殘余應力分布。這些應力的影響可能會直接改變器件的性能。M E M S 器件由于其微小尺寸和存在可動部件，從本質上對各種應力敏感。本文中我們首先分析了倒裝芯片封裝應力在芯片表面的分布情況，并預測了

5、這些應力分布會對M E M S 器件性能造成的影響。設計了壓阻式應力測試結構和相應地制作流程，用于實驗檢測和驗證。隨著高密度封裝技術的發(fā)展，一些先進的封裝形式如三維疊層封裝已使封裝系統(tǒng)變的越來越復雜。對于大型封裝系統(tǒng)的設計和模擬，利用傳統(tǒng)的軟件模塊和分析方法碰到了許多問題。節(jié)點分析方法，作為l C 設計的經(jīng)典方法，在M E M S系統(tǒng)的設計中也展現(xiàn)出了很多的優(yōu)勢。依據(jù)M E M S 分布節(jié)點分析法的基本原理，本文初步建立了溫度載荷下倒裝

6、芯片封裝的節(jié)點模型。本文首先建立了倒裝芯片封裝應力模擬的三維參數(shù)化有限元模型，分析了4 x 4 面陣列凸點分布形式下倒裝芯片表面熱應力分布和變形情況。然后分別考察了2 x 2 、6 x 6 、8 x 8 面陣列凸點分布形式和4 x 4 單周、6 x 6 單周與雙周的周邊陣列凸點分布形式的倒裝芯片表面應力和變形的分布，并對所有分布加以比較和分析。4 x 4 面陣列凸點分布形式倒裝芯片的應力分布規(guī)律對其他凸點分布形式的倒裝芯片也基本適用。但

7、是隨著凸點分布密度的增加，芯片表面的應力和變形明顯增大。同時有限元模擬還考察了基板類型和基板厚度對應力分布規(guī)律的影響。借助于有限元模擬的結果，分別估測了一M E M S 加工的懸臂梁器件和固支梁器件受封裝應力影響后器件性能的改變情況，結果發(fā)現(xiàn)，對于常規(guī)4 ×4 面陣列情況，倒裝焊后的懸臂梁吸合電壓的最大相對變化率為5 ％，而固支梁一階固有諧振頻率最大相對變化率為1 1 0 ％。通過對倒裝芯片表面封裝應力情況的模擬，得到了一些可

8、以實際指導M E M S 封裝設計的有效結論。同時也更深入了解了封裝應力對器件性能的影響情況。文中利用節(jié)點法建模的基本思想，初步建立了溫度載荷下倒裝芯片行為分析的節(jié)點模型，討論了面陣列凸點分布方案下芯片表面的變形和應變情況，探討了4 x 4 、6 x 6 與8 x 8 面陣列不同凸點分布方案對芯片表面變形和應變分布的影響，并借助有限元模擬驗證了節(jié)點模型。最后由節(jié)點法和有限元的結果計算了封裝變形對M E M S 懸臂梁器件靜電吸合電壓的影

9、響，并對疊層封裝的封裝效應進行了考察。最后，提出了倒裝芯片封裝應力檢測的具體實驗方案，給出了針對常用倒裝芯片封裝結構的不同凸點分布的版圖設計和相應的基板設計，以及焊接封裝的工藝步驟。針對倒裝芯片封裝的應力檢測問題，提出并設計了一種新型的帶應力隔離槽的壓阻式應力測試結構，并給出了測試芯片加工的具體工藝流程。本文通過對M E M S 倒裝芯片封裝效應的研究，獲得一些對M E M S 封裝設計有指導性意義的結論。研究表明，倒裝芯片封裝結構產生