基于FPGA的磁盤陣列協(xié)處理卡的硬件設計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著信息技術的飛速發(fā)展，數(shù)據存儲容量需求急劇增長，磁盤陣列技術應運而生。雖然磁盤陣列利用多個磁盤并行存取提高了存儲系統(tǒng)的性能，但是磁盤陣列在操作系統(tǒng)的引導、Cache和冗余信息計算方面依然存在不足，嚴重影響系統(tǒng)性能的提高。為了緩解這種情況，提高磁盤陣列的性能，提出了一種基于FPGA（Field Programmable Gate Array）的磁盤陣列協(xié)處理卡的解決方案，并進行了相關的研究。 針對由通用計算機部件集成的磁盤陣列系

2、統(tǒng)，設計了基于32位PCI（Peripheral Component Interconnect）總線的磁盤陣列協(xié)處理卡，利用PCI總線的高速特性，解決了磁盤陣列處理器和協(xié)處理卡之間的通信問題。 采用FPGA技術，實現(xiàn)校驗的功能，使得奇偶校驗計算工作完全從系統(tǒng)處理器中獨立出來；采用非易失性存儲設備――NVRAM（Non-Volatile RAM）與FPGA的控制功能相配合，實現(xiàn)磁盤陣列Cache，從而加速磁盤陣列的響應速度；采用F

3、lash閃存作為存儲操作系統(tǒng)和控制程序的設備，在可編程邏輯芯片上實現(xiàn)磁盤陣列系統(tǒng)的引導。 隨著集成電路的發(fā)展，信號的工作頻率越來越高，硬件設計時需要考慮高速電路的信號完整性。運用高速PCB（Printed Circuit Board）設計規(guī)則進行了協(xié)處理卡的板級設計，并完成了33MHz PCI總線和66MHz PCI總線的調試。 調試結果表明，該協(xié)處理卡能高速完成校驗運算、實現(xiàn)磁盤陣列Cache和磁盤陣列啟動的功能，有助

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論