

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、Viterbi譯碼算法是一種最大似然譯碼算法,是一種最佳的概率譯碼方法。從理論上看,Viterbi譯碼算法基本解決了卷積碼的譯碼問題,它相比于卷積碼其它的譯碼算法運算量小而且延時固定,適合于VLSI實現。Viterbi譯碼器的傳統(tǒng)實現方法在度量存儲和路徑存儲等方面都存在硬件資源開銷大的問題,如何在滿足譯碼速度的前提下盡可能的減小硬件開銷具有現實的研究意義。本課題以FPGA為硬件平臺,對Viterbi譯碼的算法進行研究,結合當前國內外的最
2、新研究成果,探討Viterbi譯碼器結構的方法,在確保譯碼器性能指標的前提下,降低算法實現對硬件資源的要求,從而達到節(jié)省硬件資源,降低功耗的目的。本文首先介紹了卷積編碼和Viterbi譯碼的基本原理。分析了Viterbi譯碼器各個主要模塊的一些經典算法,對這些算法的應用特點進行了比較。然后以FPGA為硬件平臺,用VerilogHDL硬件描述語言在QuartusII軟件中完成譯碼器的設計,在具體實現過程中對譯碼器的度量存儲、路徑存儲等算法
3、進行優(yōu)化和改進,在滿足譯碼速度的同時降低硬件資源的消耗。在度量存儲電路的設計中,對現有的同址寫回算法進行了改進。在同址寫回中使用了狀態(tài)組,將多個狀態(tài)合并成一個狀態(tài)組進行存取,從而減少了存儲器的數量和存儲的讀取次數,簡化了路徑度量存取的控制電路。設計實現了基于單指針的路徑存儲電路,用一個存儲器完成了路徑的存儲,節(jié)省了硬件資源。通過對度量的模歸一化,解決了度量溢出的同時減小數據字寬。最后在Matlab軟件中完成了譯碼算法的仿真,測試了譯碼算
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- Viterbi譯碼器的FPGA設計.pdf
- Viterbi譯碼器的FPGA實現.pdf
- Viterbi譯碼器的低功耗設計.pdf
- 大約束度Viterbi譯碼器的低功耗硬件設計與實現.pdf
- 高速VITERBI譯碼器的研究與設計.pdf
- 高速Viterbi譯碼器的FPGA實現.pdf
- MIMO-OFDM系統(tǒng)中Viterbi譯碼器算法研究及硬件設計.pdf
- 基于SystemC的Viterbi譯碼器實現.pdf
- VerlogHDL實現Viterbi譯碼器的研究.pdf
- 低功耗Viterbi譯碼器的設計與實現.pdf
- 基于FPGA的Viterbi譯碼器實現.pdf
- 高效Viterbi譯碼器的結構與實現.pdf
- 全并行Viterbi譯碼器的FPGA實現.pdf
- UWB中Viterbi譯碼器的FPGA設計與實現.pdf
- 卷積編碼及基于DSP的Viterbi譯碼器設計.pdf
- 可配置的Viterbi譯碼器的FPGA實現.pdf
- 參數化Viterbi譯碼器的FPGA實現.pdf
- 高速Viterbi譯碼器的研究與實現.pdf
- Viterbi譯碼器的FPGA實現技術研究.pdf
- 基于可重配置模型的Viterbi譯碼器設計.pdf
評論
0/150
提交評論