并行DDS激勵PLL的微波捷變頻綜技術研究.pdf

1、自從七十年代初DDS即直接數字頻率合成技術提出以來，DDS技術就以其優(yōu)異的頻率切換速度和頻率分辨率得到廣泛的關注，同時吸引了大批科學家的研究，DDS技術因此得到快速的發(fā)展。由于DDS是全數字結構，因此存在輸出帶寬窄和雜散抑制差的缺點。特別是在輸出帶寬增加時，雜散抑制度變差，而且輸出頻率較低。PLL即鎖相技術雖然也是比較成熟的技術，但是它有自身優(yōu)點的同時也有頻率轉換速度慢，頻率分辨率不高的缺點。因此在很多場合下都采用DDS+PLL技術方案

2、，使系統(tǒng)指標得以改善。但是在某些雷達和通信系統(tǒng)中，對雜散和跳頻速度都提出了新的要求，單純的采用DDS+PLL技術已經很難滿足系統(tǒng)的要求。因此我們進行了并行DDS激勵PLL的微波捷變頻綜技術研究。 第一章首先闡述了近代頻率合成技術的發(fā)展，并詳細介紹了當代頻率合成技術的基本方法和各自的優(yōu)缺點。 第二章對DDS技術和鎖相技術進行了詳細的分析比較，為后面方案研究提供理論基礎。 第三章分析了現階段比較常用的跳頻源技術合成方

3、法，詳細比較他們的優(yōu)缺點，在此基礎上提出了并行DDS激勵PLL的微波捷變頻率合成技術。 第四章是本文的重點內容，為了驗證并行DDS激勵PLL的微波捷變頻率合成方案，給出了該方案詳細的實驗設計研究。 第五章為系統(tǒng)的調試以及結果分析，實驗結果驗證了該方案的有效性。其測試結果為：工作頻率范圍：655MHz～675MHz；雜散電平：優(yōu)于-70dBc；相位噪聲：≤-99dBc/Hz@10kHz；頻率轉換時間：≤0.06μs；跳頻步