

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著半導(dǎo)體工藝尺寸的不斷縮小和芯片集成度的提高,VLSI電路的測試面臨著許多嚴峻的挑戰(zhàn),其中,測試功耗已經(jīng)成為VLSI電路生產(chǎn)測試中的關(guān)鍵性問題。電路在測試中的功耗比功能模式下的功耗更高,過高的測試功耗高會導(dǎo)致芯片結(jié)構(gòu)損壞、可靠性下降、成品率降低和測試成本增加等問題??蓽y性設(shè)計技術(shù)是降低測試成本,提高測試質(zhì)量的有效手段,但是在對電路進行可測性設(shè)計的過程中有可能會造成功耗問題更加嚴重。針對采用可測性設(shè)計可能導(dǎo)致的功耗上升和成品率損失問題,
2、本文在測試壓縮環(huán)境下,對低功耗測試體系結(jié)構(gòu)、協(xié)同降低測試功耗和提高測試壓縮率的方法展開了研究。包括如何降低移位功耗和捕獲功耗;如何在降低功耗的同時保證測試數(shù)據(jù)壓縮率不降低甚至有所提高;以及低功耗測試模式生成器設(shè)計等問題。
本文的主要工作和創(chuàng)新點如下:
(1)提出了一種基于優(yōu)化編碼的低功耗LFSR重播種測試方案。LFSR重播種是一種有效的減少測試存儲量的技術(shù),但傳統(tǒng)方法存在著測試功耗過高的問題,而且,當測試集中
3、含有較多確定位時,會出現(xiàn)編碼效率不高的情況。針對這些問題本文提出了一種先通過編碼優(yōu)化測試集,再使用LFSR重播種的內(nèi)建自測試方案。在壓縮測試集的過程中,首先以降低測試功耗為目標,用少量確定位編碼測試集中的部分測試立方,來增強解碼后測試模式相鄰位之間的一致性;然后以提高壓縮率同時降低LFSR級數(shù)為目標,將測試立方編碼為確定位含量更少的分段相容碼(CBC),最后將以CBC編碼的測試立方集壓縮為LFSR種子集。實驗證明所提出的方案在不影響故障
4、覆蓋率的前提下大量降低了測試功耗,并且具有更高的測試數(shù)據(jù)壓縮率。
(2)提出了一種LFSR重播種測試環(huán)境下協(xié)同降低移位功耗和捕獲功耗的測試方案。在LFSR重播種的測試數(shù)據(jù)壓縮環(huán)境中,同時以降低移位功耗和捕獲功耗為目標進行測試立方X填充,有可能會產(chǎn)生填充沖突,而且對測試立方X填充可能會導(dǎo)致的測試數(shù)據(jù)壓縮率降低甚至不能壓縮。針對這些問題本文提出了一種在LFSR重播種測試環(huán)境下,交替進行無關(guān)位填充和確定位X化的迭代過程,以及協(xié)同
5、降低移位和捕獲測試功耗并兼顧測試壓縮率的測試框架。實驗證明該方案在不影響故障覆蓋率的前提下能夠同時降低移位功耗和捕獲功耗,并且具有良好的測試數(shù)據(jù)壓縮率。
(3)設(shè)計了一種基于RAS結(jié)構(gòu)的低功耗測試模式生成器。針對串行的全掃描測試結(jié)構(gòu)所,引起的測試功耗高、測試數(shù)據(jù)量大和測試時間長的問題,設(shè)計了一種能夠用于隨機訪問結(jié)構(gòu)中的低功耗測試模式生成器,即段固定計數(shù)器。其特點是:第一,在生成測試模式時,可以保持指定的測試模式片段不變,以
6、提高有效測試模式生成效率;第二,新的測試模式通過直接修改掃描單元邏輯值獲得,而不需要經(jīng)過掃描移位的過程;第三,在載入測試模式時,每個時鐘周期只有一個掃描觸發(fā)器發(fā)生跳變,因此電路節(jié)點的平均開關(guān)活動很低。實驗結(jié)果表明所提出的方案極大地降低了測試功耗,并且可以有效地減少測試數(shù)據(jù)量和測試應(yīng)用時間。
(4)在對傳統(tǒng)折疊計數(shù)器改進的基礎(chǔ)上,給出了一種嵌入式確定測試集的混合模式測試方案。為了進一步減少基于隨機訪問掃描結(jié)構(gòu)方案的測試數(shù)據(jù)量
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- VLSI低功耗高層綜合設(shè)計技術(shù)研究.pdf
- VLSI高層次綜合中可測性和低功耗設(shè)計方法研究.pdf
- SoC可測性設(shè)計中低成本與低功耗測試技術(shù)研究.pdf
- VLSI低功耗設(shè)計與研究.pdf
- 集成電路低功耗可測性設(shè)計技術(shù)的分析與實現(xiàn).pdf
- YHFT-XX芯片低功耗可測性設(shè)計及優(yōu)化.pdf
- 電路故障診斷可測性設(shè)計及低功耗測試研究.pdf
- CMOS VLSI電路的功耗分析及低功耗設(shè)計研究.pdf
- FPGA的低功耗設(shè)計技術(shù)研究.pdf
- 基于掃描的耗時少低功耗的可測試性技術(shù)研究.pdf
- 一種基于掃描陣列的快速低功耗可測性設(shè)計方法.pdf
- FPGA低功耗設(shè)計相關(guān)技術(shù)研究.pdf
- 中小尺寸LCD控制芯片低功耗可測性設(shè)計與靜態(tài)時序分析.pdf
- 低功耗SoC設(shè)計關(guān)鍵技術(shù)研究.pdf
- 低功耗SRAM電路的設(shè)計技術(shù)研究.pdf
- ADC的可測性設(shè)計技術(shù)研究.pdf
- SoC芯片可測性設(shè)計技術(shù)研究.pdf
- Garfield的可測性設(shè)計技術(shù)研究.pdf
- 納米級工藝VLSI芯片低功耗物理設(shè)計研究.pdf
- 低功耗SAR ADC技術(shù)研究.pdf
評論
0/150
提交評論