基于FPGA的ARM核心模塊研究與實現.pdf

1、為了提高ARM7嵌入式處理器的系統效率和擴大其應用范圍,本文首先對ARM7體系結構及指令系統進行了認真的分析和研究,提出將哈佛結構應用于ARM7體系中,達到數據總線與指令總線相分離的目的,使指令流水與數據流水在保證空間并行性的前提下實現時間并行性。然后對ARM核心模塊中的ARM中斷向量表和微程序控制器進行深入研究,提出可控ARM異常表和可重構系統指令集的微程序控制器。最后,采用自頂向下的設計方法和Verilog硬件描述語言,按照面向FP

2、GA的EDA開發(fā)方式,在Xilinx ISE9.1 i集成環(huán)境下實現可控ARM異常表、指令譯碼器和可重構系統指令集的微程序控制器電路模塊,并通過ModelSim XEⅢ6.2c對所設計的模塊進行功能仿真驗證。
　　 ARM異常表是進行ARM嵌入式開發(fā)的關鍵,由傳統的ARM中斷向量表優(yōu)化而來,優(yōu)化策略包括以下兩方面:一方面,將二級映射關系的ARM中斷向量表改進為三級樹型關系的可控ARM異常表,并通過三級樹型結構表示ARM異常表和各

3、類異常的處理路徑,提高了ARM異常的處理效率。并且通過改變異常處理分支,實現了異常表的可控制性。另一方面,通過將異常仲裁電路集成到可控ARM異常表中的方法,提高異常的響應速度。
　　 微程序控制器是保證ARM處理器正常運行的關鍵,通過對微程序控制器的功能和結構進行分析,針對其單一系統指令集不能很好應用于實際的問題,引入可重構系統指令集的微程序控制器,并通過動態(tài)微程序設計方式對其進行實現,從而使指令系統更加靈活,并且可根據實際應用

4、動態(tài)改變指令功能或系統指令集。
　　 指令譯碼器IR對微程序控制器的設計至關重要,通過對IR的深入研究和分析,在其原有功能的基礎上,增加了簡單譯碼的功能,在保證指令譯碼器能夠正確分離操作碼與操作數的同時,能夠實現對操作數地址的譯碼操作,進而將譯出的操作數地址直接輸出到尋址部件,提高數據流水的速度。
　　 為了驗證優(yōu)化方案的穩(wěn)定性,在ModelSim中對上述模塊優(yōu)化后的電路實現進行功能仿真,實驗結果表明改進的ARM7核心模

5、塊能夠提高處理器的靈活性和系統的運行效率。同時也驗證了以下三個方面:(1)可控ARM異常表能夠高效處理異常請求,并可通過改變異常處理分支電路實現其可控性；(2)指令譯碼器IR除能夠正確地從指令中分離操作碼和操作數外,還能完成簡單的譯碼操作；(3)可重構系統指令集的微程序控制器能兼容ARM7 Thumb指令系統的部分指令,并實現指令流水與數據流水相互獨立且具有時間并行性,提高了指令的執(zhí)行效率。最后,在以上設計的基礎上進行擴展和完善,即可實