單片MPEG音頻解碼芯片的設(shè)計(jì)研究.pdf

1、論文的工作目標(biāo)就是研究MPEG音頻解碼的算法及實(shí)現(xiàn)單片音頻解碼芯片的設(shè)計(jì)。利用軟硬件協(xié)同設(shè)計(jì)的思想，復(fù)用AMBA、RISC32、UART等IP構(gòu)建SOC平臺(tái)，不僅縮短設(shè)計(jì)周期，提高了設(shè)計(jì)效率，并根據(jù)各個(gè)部分的特點(diǎn)，選擇軟件或硬件實(shí)現(xiàn)，達(dá)成優(yōu)化的設(shè)計(jì)方案。由于便攜播放器的要求，我們從降低芯片功耗，提高芯片性能等方面，提出了架構(gòu)、算法的軟硬件的實(shí)現(xiàn)方法，進(jìn)行RTL級(jí)仿真，F(xiàn)PGA功能驗(yàn)證，板極驗(yàn)證，分析了ASIC方法實(shí)現(xiàn)的芯片功耗和面積。在

2、單片音頻解碼芯片的實(shí)現(xiàn)過(guò)程中，貫穿了軟硬件協(xié)同設(shè)計(jì)的方法。我們利用32位RISC核設(shè)計(jì)了定點(diǎn)MPEG音頻實(shí)時(shí)解碼芯片，實(shí)時(shí)解碼MP3只需芯片工作頻率為36.5MHz。采用JTC1/SC29/WG11提供的專門用于精度測(cè)試的音頻碼流進(jìn)行測(cè)試，測(cè)試結(jié)果表明完全符合MPEG音頻解碼的精度要求，最后利用FPGA開發(fā)板驗(yàn)證了我們?cè)O(shè)計(jì)的單片MPEG音頻解碼芯片，并進(jìn)行了板級(jí)驗(yàn)證。本文提出的軟硬件協(xié)同設(shè)計(jì)思想和所構(gòu)建的SOC平臺(tái)具有非常廣泛的通用性，