基于FPGA的32位五級流水線CPU的研究與設計.pdf

1、　　目前,國內(nèi)大部分高校的計算機組成實驗平臺是純硬件化的,內(nèi)部結構固定,靈活性差,不利于學生自主創(chuàng)新,大大降低了教學質(zhì)量。FPGA技術提供了一個靈活的設計平臺,本論文采用FPGA技術,設計了32位五級流水線CPU,可應用于計算機組成實驗課程,有助于提高教學質(zhì)量。
　　論文根據(jù)實際需要,結合理論研究,提出了基于 FPGA 的五級流水線 CPU 的總體結構模型,利用DE2開發(fā)平臺完成了32位五級流水線CPU的設計過程,實現(xiàn)了取指IF

2、、指令譯碼ID、指令執(zhí)行EXE、存儲MEM和結果寫回WB五個周期的功能設計,并專門設計了流水線演示系統(tǒng),通過對系統(tǒng)演示效果的分析,驗證了CPU設計的合理性。
　　論文采用 Verilog HDL 語言,完成了流水線 CPU 五個周期的設計。取指周期設計了PC寄存器和指令存儲器,實現(xiàn)了取指令功能；譯碼周期設計了控制器CU、寄存器堆等部件,完成了20條指令的譯碼功能；指令執(zhí)行周期主要對運算器ALU的設計,實現(xiàn)了對數(shù)據(jù)的運算操作；存儲

3、周期完成了數(shù)據(jù)存儲器的設計,用于存儲周期的讀寫操作；結果寫回周期,通過設計多路器,實現(xiàn)將正確的結果寫回到目的寄存器中。流水線的設計,必然帶來相關問題,含有數(shù)據(jù)相關、控制相關和結構相關。論文重點對前兩種相關進行了研究與處理,設計了內(nèi)部前推方法和暫停流水方法相結合的策略,解決了流水線數(shù)據(jù)相關問題,采用延遲轉(zhuǎn)移法,解決了流水線控制相關問題。論文設計了流水線演示系統(tǒng),實現(xiàn)了流水線演示及效果分析的功能。
　　最后,編寫了測試程序,在 FP