已閱讀1頁，還剩49頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領
文檔簡介
1、近年來，隨著智能手機、平板電腦、網(wǎng)絡攝像、安防監(jiān)控和汽車電子市場的蓬勃發(fā)展，CMOS圖像傳感器憑借其低成本、低功耗、高集成度的優(yōu)勢得到了大量應用。由于電荷泵鎖相環(huán)具有捕獲范圍大，捕獲時間短，線性范圍大，穩(wěn)定性高，功耗小等優(yōu)點，以電荷泵鎖相環(huán)為基礎的片內(nèi)時鐘發(fā)生器成為CMOS圖像傳感器不可缺少的模塊。
本文采用自頂向下的設計方法，圍繞電荷泵鎖相環(huán)的理論模型和應用環(huán)境，依據(jù)臺積電90nm CMOS工藝參數(shù)進行了深入的研究和設計。在
2、分析系統(tǒng)線性模型的基礎上，建立起電荷泵鎖相環(huán)的AC模型和行為級模型，然后對各個模塊的指標參數(shù)進行解析和優(yōu)化，最后完成壓控振蕩器、鑒頻鑒相器、電荷泵、環(huán)路濾波器和分頻器的電路實現(xiàn)。
本文設計的壓控振蕩器采用負阻延時單元，振蕩頻率較高，線性度較好。帶電荷泵的鑒頻鑒相器消除了死區(qū)和電荷再分配效應。
整體仿真結(jié)果顯示，本文設計的鎖相環(huán)輸出中心頻率為960MHz，占空比為50％，調(diào)節(jié)范圍為500MHz到1.2GHz。此外，該鎖
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS鎖相環(huán)時鐘發(fā)生器的設計與研究.pdf
- 應用于時鐘發(fā)生器的延遲鎖相環(huán)的設計.pdf
- 基于延遲鎖相環(huán)的時鐘發(fā)生器設計.pdf
- 應用于時鐘發(fā)生器的通用鎖相環(huán)硬IP核設計.pdf
- 一種采用鎖相環(huán)技術(shù)的800MHz CMOS時鐘發(fā)生器設計.pdf
- 基于數(shù)字鎖相環(huán)的低功耗時鐘發(fā)生器設計.pdf
- 電荷泵鎖相環(huán)時鐘發(fā)生器的研究與設計.pdf
- 電荷泵鎖相環(huán)時鐘發(fā)生器的噪聲分析與設計.pdf
- FPGA內(nèi)嵌200MHz低噪聲鎖相環(huán)時鐘發(fā)生器.pdf
- 基于usb2.0的電荷泵鎖相環(huán)時鐘發(fā)生器的設計
- CMOS PLL時鐘發(fā)生器的研究和設計.pdf
- 高速低噪聲鎖相時鐘發(fā)生器的設計.pdf
- 單片集成時鐘發(fā)生器的設計.pdf
- 用于時鐘信號發(fā)生的鎖相環(huán)電路的設計.pdf
- 一種用于DisplayPort標準的擴頻時鐘發(fā)生器設計.pdf
- 高速ADC時鐘發(fā)生器的設計與實現(xiàn).pdf
- 用于高性能鎖相環(huán)的CMOS振蕩器研究.pdf
- CMOS毫米波鎖相環(huán)及高精度正交信號發(fā)生器的研究設計.pdf
- 鎖相環(huán)高速時鐘產(chǎn)生器的設計.pdf
- 高精度多相時鐘發(fā)生器研究與設計.pdf
評論
0/150
提交評論