數(shù)字電路容錯設計與研究.pdf

1、容錯設計技術是提高計算系統(tǒng)可信性的重要措施。高能粒子輻射引起的軟錯誤曾被認為是影響宇航電子用品可靠性的首要因素。隨著集成電路特征尺寸的急劇減小進入納米級，關鍵電荷也相應減小，伴之工作電壓持續(xù)降低，工作頻率急劇升高，即使在地面環(huán)境中，宇宙射線中的中子和封裝材料中的α粒子造成的軟錯誤已對VLSI的正常工作構成嚴重威脅。本文針對軟錯誤對電路進行加固設計，全文主要內(nèi)容及創(chuàng)新之處如下：
　　 首先，構造能夠容忍單事件翻轉(SEU，Sing

2、le Event Upset)與單事件瞬態(tài)(SET，Single Event Transient)的高可靠性觸發(fā)器(Radiation Hardened By Design DFlipflop)，其不但具備傳統(tǒng)觸發(fā)器的功能，并能夠容忍組合電路和時序電路發(fā)生軟錯誤的情況，通過SPICE工具的仿真實驗結果證明，RHBD-DFF能夠使電路中出現(xiàn)的粒子干擾不會影響結果的正確性。
　　 其次，針對擁有大量時序單元的流水線電路進行加固并評估

3、，根據(jù)流水線電路要求高速運行的特性，使用只針對單事件翻轉的特定結構RHBD-DFF進行加固，并在全局加固策略與選擇性加固策略間進行分析與比較。
　　 最后，基于BFIT工具的分析結果，對ISCAS系列電路的時序單元觸發(fā)器進行加固，此方案僅對時序單元進行加固，就能防護SEU與SET引發(fā)的軟錯誤，考慮到加固所帶來的附加開銷，采取選擇性加固的策略，對電路中的關鍵時序單元進行加固。實驗結果表明，基于開銷限制前提的選擇性加固，能夠達到以低