雷達信號處理在FPGA中的IP核設計與實現.pdf_第1頁
已閱讀1頁，還剩83頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著雷達信號處理技術的不斷發(fā)展，通用化、系統(tǒng)化、模塊化的設計標準日益受到人們的重視，而FPGA和可復用IP核技術的發(fā)展使之成為可能。文中從三個方面進行IP內核的開發(fā)，一是采用硬件描述語言實現雷達信號處理IP核設計；二是在SOPC設計思想的指導下，結合FPGA中提供的嵌入式處理器PowerPC，實現小型實時信號處理單元的設計；三是利用Xilinx公司推出的System Generator工具集，實現DDS模塊設計。其中重點是對雷達信號處理

2、IP核的設計。
　　 結合脈沖壓縮多普勒雷達信號處理流程，文中主要對自適應波束形成、數字下變頻和脈沖壓縮三種雷達信號處理算法進行IP核設計。自適應波束形成模塊采用浮點脈動陣結構實現，該結構從兩個方面進行設計，一方面是自定義浮點格式及該格式下的浮點運算單元的設計；另一方面是對現有脈動陣結構的優(yōu)化改進，并在硬件上進行了實現。
　　 結合項目需求，文中采用低通濾波法設計了數字下變頻模塊，提出了采用RAM資源設計的濾波器實現方法

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論