高性能微處理器門控電源設(shè)計技術(shù)研究.pdf

1、隨著高性能微處理器進入多核多線程處理器設(shè)計時代，集成電路生產(chǎn)工藝發(fā)生翻天覆地的變革，傳統(tǒng)的摩爾定律受到前所未有的挑戰(zhàn)，功耗問題成為制約處理器發(fā)展的首要問題之一。尤其在集成電路制造工藝進入90nm工藝尺寸后，漏流功耗問題愈發(fā)突出，傳統(tǒng)的低功耗技術(shù)不能有效控制漏流功耗，因此新的低功耗技術(shù)應(yīng)運而生。
　　本文通過對X微處理器代碼進行研究，分析處理器結(jié)構(gòu)功能，在此基礎(chǔ)上為X微處理器增加門控電源設(shè)計以降低處理器功耗。設(shè)計針對處理器核心的粗粒

2、度門控電源，在不需要某些處理器核工作時關(guān)閉處理器核電源。設(shè)計了一個功耗管理控制單元PMC來完成處理器核上下電流程的控制。研究門控電源技術(shù)的驗證方法，并提出電源開關(guān)的后端設(shè)計方案。設(shè)計針對處理器SRAM的細粒度門控電源，提出一種硬件動態(tài)控制的門控電源設(shè)計方案。
　　本文首先為處理器合理劃分電源域，設(shè)計電源模式，完成門控電源整體方案設(shè)計。通過編寫CPF通用低功耗格式文件將設(shè)計方案施加在處理器上，并針對X微處理器核工作特點設(shè)計核心上下電

3、流程方案。通過模擬驗證說明低功耗意圖已成功部署在處理器上。
　　根據(jù)處理器結(jié)構(gòu)特點，為實現(xiàn)上下電流程的自動控制本文設(shè)計了功耗管理控制單元PMC。具體介紹了PMC的設(shè)計方案，分析其結(jié)構(gòu)組成、工作原理和內(nèi)部狀態(tài)轉(zhuǎn)換，并編寫verilog代碼實現(xiàn)設(shè)計。最后通過編寫測試激勵，將CPF文件同X微處理器代碼一起進行模擬測試。通過觀察波形驗證了PMC設(shè)計功能的正確性，能夠起到正確控制核心打開和關(guān)斷的作用。
　　最后本文闡述了門控電源設(shè)計的

4、驗證方法，結(jié)合布局布線相關(guān)技術(shù)，提出了門控電源網(wǎng)絡(luò)設(shè)計方法。通過對多種不同的門控電源開關(guān)結(jié)構(gòu)進行分析對比，使用RedHawk軟件測試不同結(jié)構(gòu)的電源開關(guān)和不同鏈間上電間隔的電源開關(guān)對瞬態(tài)電流的影響，最后提出一種測試效果較好的四條鏈并聯(lián)結(jié)構(gòu)的電源開關(guān)結(jié)構(gòu)。
　　另外，本文針對X處理器中的一級指令cache提出了硬件動態(tài)控制的細粒度電源門控技術(shù)，利用指令隊列進行程序中循環(huán)代碼的檢測。一旦檢測到循環(huán)代碼，就可以對指令cache進行電源門控