基于FPGA和多核DSP的高速圖像傳輸與處理系統(tǒng)的設(shè)計(jì).pdf

1、數(shù)字信息時(shí)代為人們帶來了便利,同時(shí)也從技術(shù)上對(duì)人們提出了挑戰(zhàn),數(shù)字圖像或者視頻更是如此。面對(duì)海量數(shù)據(jù),為達(dá)到系統(tǒng)的實(shí)時(shí)性要求,數(shù)據(jù)的采集、傳輸、處理已成為該類系統(tǒng)的關(guān)鍵環(huán)節(jié)。因此,有必須在數(shù)據(jù)的傳輸、處理上進(jìn)行進(jìn)一步的深入研究,尋求此類問題的解決方法。
　　本論文根據(jù)RFID(Radio Frequency Identification)數(shù)據(jù)密集以及高速的特點(diǎn)對(duì)硬件系統(tǒng)進(jìn)行了設(shè)計(jì),完成了硬件電路的方案設(shè)計(jì),芯片選型,原理圖設(shè)計(jì),P

2、CB(Printed Circuit Board)設(shè)計(jì),PCI(Peripheral Component Interface)驅(qū)動(dòng)程序的研究,并在多核DSP(Digital Signal Processor)上對(duì)數(shù)據(jù)進(jìn)行了并行處理。其中,硬件平臺(tái)包括千兆以太網(wǎng)對(duì)外接口、PCI總線、FPGA(Field Programmable Gate Array)核心電路、DDR2 SDRAM開關(guān)電路、DDR2 SDRAM通道、多核DSP核心電路設(shè)計(jì)

3、等。
　　作者使用PLX公司的PCI9056作為上位機(jī)與下位機(jī)之間數(shù)據(jù)傳輸?shù)臉蛄?在數(shù)據(jù)傳輸速度上比采用傳統(tǒng)的芯片有了飛躍。使用雙通道的DDR2 SDRAM作為 FPGA與DSP之間的數(shù)據(jù)傳輸通道,通過乒乓機(jī)制,將 FPGA從PCI9056芯片獲取的圖像數(shù)據(jù)傳輸?shù)蕉嗪薉SP。多核DSP在對(duì)接收到數(shù)據(jù)做了并行處理之后,再將處理后的結(jié)果通過HPI(Host Port Interface)總線返回給 FPGA,從而實(shí)現(xiàn)數(shù)據(jù)的高速率傳輸。