應用于全數(shù)字頻率綜合器的數(shù)字控制振蕩器的設計與研究.pdf_第1頁
已閱讀1頁，還剩66頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、頻率綜合器是射頻系統(tǒng)中的關鍵模塊。如今，全數(shù)字頻率綜合器(ADPLL)已經(jīng)逐漸成為一種新的選擇，吸引了越來越多的相關研究。相比于傳統(tǒng)的模擬頻率綜合器，在全數(shù)字頻率綜合器中，低電源電壓及元器件失配等設計問題能夠得到避免并且芯片面積能夠做到更小，更為重要的是，全數(shù)字頻率綜合器更適合先進CMOS工藝。作為全數(shù)字頻率綜合器中的重要模塊，數(shù)字控制LC振蕩器的設計同樣受到了越來越多的關注。
　　本文介紹了一種用于數(shù)字頻率綜合器的數(shù)字控制LC振

2、蕩器。經(jīng)過分頻之后，其輸出頻段可應用于高速無線局域網(wǎng)802.11a?；谙到y(tǒng)設計的考慮，本次設計中LC振蕩器的相位噪聲和頻率精度是兩項關鍵指標。為了抑制振蕩器的輸出相位噪聲，采用了互補交叉耦合的LC振蕩器結構，并且使用了電容電感的濾波技術;提高振蕩器的頻率精度能夠有效抑制頻率綜合器系統(tǒng)的高頻噪聲，為實現(xiàn)40KHz的頻率精度，使用了N-MOS和P-MOS對管作為最小可變電容。
　　本文采用TSMC65nm CMOS工藝設計了用于全數(shù)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論