輕量級(jí)AES加解密芯片設(shè)計(jì)與實(shí)現(xiàn).pdf

1、近年來隨著信息產(chǎn)業(yè)的不斷發(fā)展，以RFID、Zigbee技術(shù)為代表的低功耗低速的嵌入式系統(tǒng)得到了廣泛的應(yīng)用，隨之而來的信息安全問題日益嚴(yán)峻，安全需求日益強(qiáng)烈。而在這種低成本、低功耗、資源受限的嵌入式系統(tǒng)平臺(tái)上，原來的一些加密算法很難在有限的資源上實(shí)現(xiàn)，通過采用輕量級(jí)加密技術(shù)來滿足資源受限的嵌入系系統(tǒng)的安全需求已成為主流發(fā)展趨勢。
　　自2000年10月，美國國家標(biāo)準(zhǔn)與技術(shù)研究院（NIST）選定Rijndael作為高級(jí)加密標(biāo)準(zhǔn)（AES

2、）以來，AES以其安全性高、適應(yīng)領(lǐng)域廣、加解密速度快、實(shí)現(xiàn)方便、占用硬件資源少等優(yōu)點(diǎn)，已廣泛應(yīng)用于資源受限的嵌入式系統(tǒng)。
　　本文首先介紹了AES算法的研究與發(fā)展、數(shù)學(xué)基礎(chǔ)以及基本原理，并對(duì)該算法的結(jié)構(gòu)進(jìn)行了詳細(xì)的描述與分析，提出了一種采用8位串行數(shù)據(jù)通路、模塊復(fù)合結(jié)構(gòu)的輕量級(jí)AES加解密實(shí)現(xiàn)方法。并對(duì)加解密過程中的狀態(tài)矩陣、列混合模塊和密鑰擴(kuò)展模塊的設(shè)計(jì)優(yōu)化，用最少的硬件資源同時(shí)實(shí)現(xiàn)加解密功能，有效地提高硬件利用率。在芯片接口部