微型化高速信號(hào)處理與存儲(chǔ)系統(tǒng)一體化設(shè)計(jì).pdf

1、應(yīng)用于微型SAR系統(tǒng)等領(lǐng)域的小型化數(shù)字信號(hào)處理系統(tǒng)一般為專(zhuān)用化設(shè)計(jì)，設(shè)計(jì)成本高、研制周期長(zhǎng)。針對(duì)機(jī)載小型雷達(dá)系統(tǒng)要求，本文設(shè)計(jì)了一種微小型化數(shù)字信號(hào)處理系統(tǒng)，將數(shù)據(jù)接收、數(shù)據(jù)分發(fā)、實(shí)時(shí)處理、實(shí)時(shí)存儲(chǔ)功能集成在一塊板卡上，板卡尺寸為180mm×120mm，具有小型化、輕量化、低功耗化、高性能的特點(diǎn)。本文主要工作如下：
　　1、針對(duì)微型化、高性能化的需求設(shè)計(jì)了雙DSP+FPGA的通用化結(jié)構(gòu)。首先，分析了系統(tǒng)所要達(dá)到的性能要求，對(duì)系統(tǒng)所

2、需具備的功能進(jìn)行模塊化設(shè)計(jì)，分為四個(gè)模塊：控制模塊、實(shí)時(shí)處理模塊、數(shù)據(jù)緩存模塊和數(shù)據(jù)存儲(chǔ)模塊；然后，提出了數(shù)字信號(hào)處理板卡的結(jié)構(gòu)設(shè)計(jì)，分析了信號(hào)處理板卡能達(dá)到的性能，對(duì)FPGA芯片、DSP芯片、實(shí)時(shí)緩存模塊、實(shí)時(shí)存儲(chǔ)模塊進(jìn)行芯片選型，選擇DDR3作為板卡的緩存芯片，選擇CF卡作為存儲(chǔ)模塊的芯片；最后，設(shè)計(jì)了一種基于SRIO接口的板卡間互聯(lián)方式，傳輸速率高，連接緊湊，可靠性高，有利于實(shí)現(xiàn)板卡功能擴(kuò)展。
　　2、設(shè)計(jì)開(kāi)發(fā)了信號(hào)處理板。

3、實(shí)現(xiàn)了雙TMS320C6678和Virtex-6 FPGA的外圍電路、雙DSP間HyperLink高速互連電路，板間基于SRIO接口的高速互連電路。提出了AD9516-3+CDCLVP1204的時(shí)鐘解決方案和多種類(lèi)電源供電方案。
　　3、完成了 PCB設(shè)計(jì)、制作和調(diào)試，對(duì)關(guān)鍵模塊性能進(jìn)行了測(cè)試驗(yàn)證。PCB布局采用模塊化思路，解決了有限尺寸內(nèi)多器件的布局難題；采用多層PCB板設(shè)計(jì)，解決了多種高速信號(hào)線的布線難題。在研制完成PCB基礎(chǔ)