FPGA靜態(tài)時序分析的研究與實現(xiàn).pdf

1、隨著電子信息類產(chǎn)業(yè)成為國民經(jīng)濟的支柱型產(chǎn)業(yè)，集成電路（IC）產(chǎn)業(yè)得到大力扶持及發(fā)展。其中，現(xiàn)場可編程邏輯陣列（FPGA）作為一種通用芯片，在通信、航天甚至國防科技領(lǐng)域得到廣泛應(yīng)用。自主研發(fā)FPGA已經(jīng)成為當(dāng)務(wù)之急。FPGA的靜態(tài)時序分析（STA）的好壞決定著芯片的工作頻率及設(shè)計的可靠性，是FPGA設(shè)計過程中的必要環(huán)節(jié)。
　　本文簡介了FPGA的基本結(jié)構(gòu)及原理，并重點介紹了FPGA軟件設(shè)計的基本流程。并針對靜態(tài)時序分析在FPGA設(shè)計

2、流程中的應(yīng)用位置對其進行了深入研究。本文分析了時序分析的種類及特點，相比于動態(tài)時序分析與統(tǒng)計靜態(tài)時序分析，靜態(tài)時序分析不關(guān)心設(shè)計電路的功能性，不需要輸入激勵來進行測量分析，而且靜態(tài)時序分析具有運行速度快，使軟件占用計算機內(nèi)存少的優(yōu)勢，適合大規(guī)模的電路的時序驗證。靜態(tài)時序分析是目前業(yè)內(nèi)主流的時序分析方法。
　　時序約束作為靜態(tài)時序分析中的必要環(huán)節(jié)提供了用戶約束窗口，用戶可以通過時序約束命令對其設(shè)計電路進行時序上的設(shè)定。本文設(shè)計適用于

3、國微電子有限公司自主研發(fā)的FPGA芯片的時序約束命令，這三類時序約束命令分別是時鐘約束命令，IO約束命令及Exception約束命令。本文同時分析說明了三類約束命令的模型及作用。
　　時序庫的建立直接影響靜態(tài)時序分析的結(jié)果，本文重點分析了時序建模過程。本文的時序建模分為Cell建模過程與互聯(lián)線建模兩部分。Cell建模采用了二分法測量法對時序單元模型進行延遲數(shù)據(jù)的測量，互連線建模采用以互連線種類為劃分、基于傳輸管配置信息的多項式模型