片上網絡中路由器的設計.pdf

1、隨著半導體技術的發(fā)展，人們越來越關注采用并行的方法來提高芯片的整體性能。多核芯片(Chip Multi-Processors，CMPs)應運而生，其將多個IP核集成在一個芯片上，使芯片集成度迅速增加。多核之間的通信問題制約了多核芯片的發(fā)展，而片上網絡(Network on Chip, NoC)技術被認為是解決多核芯片通信問題的重要技術。片上網絡可以有效解決傳統的總線所帶來的能耗過大、帶寬利用不足和數據阻塞等問題。片上網絡通過多個路由器彼

2、此相連來實現，路由器的性能直接影響著片上網絡的性能，傳統的路由器已經無法滿足片上網絡日益增長的性能需求，因此研究高性能的路由器對提高片上網絡的性能起到至關重要的作用。
　　本文首先對片上網絡的整體結構、現存的常見問題及路由器的通用架構進行了概述。然后對路由器的設計方案進行了研究，包括數據傳輸方案的設計、網絡接口方案的設計、路由方案的設計及通道分配方案的設計。接著根據以上方案對路由器進行了硬件實現，設計了基于AHB協議的高效網絡接口

3、;設計了基于lookahead路由技術、虛通道技術和容錯路由算法的路由器輸入模塊;在研究了傳統的分離式分配器的基礎上，提出了矩陣對角線虛通道分配器和開關分配器。最后對路由器進行了功能仿真和性能分析，通過軟件仿真和FPGA驗證保證了路由器的功能正確;通過DC綜合表明，本設計的時鐘頻率可以達到333MHz;通過Noxim仿真平臺對性能進行分析，將本課題中的路由器與傳統路由器及組合路由器進行性能對比。所提出的路由器在通道的匹配率方面明顯高于傳