高速PCB設計中信號及電源完整性分析與應用.pdf_第1頁
已閱讀1頁，還剩78頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、隨著集成電路技術的快速發(fā)展，高速電路中信號及電源完整性問題日益明顯，對電路系統(tǒng)的穩(wěn)定性造成了極大影響，并已成為電子工程師在電路設計過程中不可避免的問題之一，正確處理設計及調(diào)試過程中的信號及電源完整性問題已成為高速電路設計中的重要環(huán)節(jié)。
　　本文分析了無源元件及傳輸線的高頻特性，以及高速互連設計中存在的反射、串擾、時序及電源完整性問題的產(chǎn)生原因，并確定了各類噪聲及時序問題的優(yōu)化方法。在高速互連理論的基礎上對一款以i.MX6Q為核心的

2、復雜高速電路板進行設計，利用IBIS模型和HyperLynx仿真工具在板級設計中對信號及電源完整性問題進行仿真分析及優(yōu)化。
　　根據(jù)仿真結果制定布線約束及去耦規(guī)則，建立了完整的設計及仿真過程，使串擾噪聲、反射噪聲、時序誤差及電源噪聲控制在可接受的范圍內(nèi)。系統(tǒng)使用八層PCB設計，優(yōu)化布局布線使高速互連串擾噪聲峰值降低為20mV；使用ODT功能控制反射噪聲在極小的幅度內(nèi)；控制線長使命令線、控制線及數(shù)據(jù)線滿足時序要求；優(yōu)化PDN阻抗曲線

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論